FPGA 局部放电采集

FPGA Partial Discharge Acquisition
进行中 软硬结合 FPGA全国产化高速采集AI 识别
13 / 15 节点完成
  1. 08-31 平台启动

    初始化 FPGA 采集平台,片内局放模拟源跑通最小闭环

  2. 09-01 USB 通道打通

    软 PHY USB CDC 集成进固件,上位机框架搭起来

  3. 09-05 数据链路合流

    真实 DDR3 环形缓冲与 USB 传输合并进同一份比特流

  4. 09-06 实板联调

    修复上传数据通路,局放波形首次完整到达上位机

  5. 09-08 波形库与可靠性

    内置 31 种典型局放波形,补上丢包统计与板卡一键自检

  6. 09-11 AI 识别上线

    训练台与在线识别、报警引擎完成,二期扩展板设计启动

  7. 09-13 指纹研究

    波形与 PRPD 图谱的指纹量化分析,四类缺陷轮换验证

  8. 09-15 自动优化闭环

    识别模型自动迭代 6 轮,准确率 0.807 → 0.925,新挖掘波形入库

  9. 09-15 无人值守夜跑

    优化回路连夜自动迭代十余轮,单轮综合分 68.6 → 72 分上下

  10. 09-16 优化回路 v4

    配对指标 + 可信信号状态机 + 文献自动投喂,35 轮夜跑最高 77 分

  11. 09-17 评估机制扩充

    纹理 LBP 与幅相相关两个新评估指标入库,均注明文献出处

  12. 09-17 昼夜连续优化

    累计 146 轮;自愈修复镜像过期异常,分数恢复 72 分上下

  13. 09-18 文献闭环 v5

    41 篇文献批量提取接入评分体系,累计 250 余轮,第四轮夜跑进行中

  14. 09-19 高斯相位摆放 进行中

    PRPD 离散尖峰改平滑正态簇,综合分从 72 跃升至 76~77.8

  15. 二期真实采集 计划

    4 通道国产高速 ADC 采集板 + 千兆以太网上送

项目简介

个人在研项目:用全国产化元器件搭建局部放电(Partial Discharge, PD)信号高速采集系统。 放电脉冲是纳秒到微秒级的信号,普通单片机采样率跟不上,所以由 FPGA 直接驱动高速 ADC, 把波形完整记录下来再交给上位机分析。

与之前产品化的《便携式局放测试仪》不同,这是一个全新的项目:从元器件选型开始就以 全国产化为目标,在一块国产 FPGA 开发板上验证国产器件在高带宽采集链路里的可行性。

进展实录

这个项目我按”先把整条数据通路打通,再谈真实采集”的节奏推进,每一步都留了开发记录。

让信号先在芯片里跑起来。 真实模拟前端还没到位之前,我先在 FPGA 里做了一个片内模拟源, 按 200 MS/s 吐出各类典型局放波形。这样触发、缓存、传输这些后级模块随时都有”真信号”可以验, 不用等硬件到位。

打通 USB 通道。 固件里用软 PHY 实现了 USB CDC,板卡插上电脑就枚举成虚拟串口。 中间踩了一个典型的坑:Windows 取设备描述符时不能把 EP0 卡住,否则设备永远枚举不出来。

数据链路合流。 把真实 DDR3 环形缓冲和 USB 组帧合并进同一份比特流:波形先进 DDR3 兜底, 再按帧(心跳 / 事件 / 波形)发往上位机,每一帧都带 CRC 校验。

实板联调。 修复上传数据通路后,局放波形第一次完整地出现在上位机里。之后开始一轮轮 实板采集,把心跳间隔、丢包计数、断线报告这些可靠性细节逐个补齐。

波形库与可靠性。 固件内置了 31 种典型局放波形组成的波形库,可以在四类缺陷之间轮换 播出;上位机加了板卡一键自检,链路健康状态一目了然。

AI 识别上线。 搭了独立的训练台来管理数据集、标注和模型,上位机接入在线识别与报警 引擎——先用合成波形训练的模型把整条链路跑通,后续再用实板数据持续迭代。

指纹研究。 做了波形与 PRPD 图谱的指纹量化分析:把每类缺陷的幅值—相位分布做成 “指纹”写进固件,四类缺陷轮换播出,验证了识别链路能稳定把它们区分开。

自动优化闭环。 给识别模型搭了一套自动优化回路:从实板采集池里自动选样、 训练、评估,6 轮迭代就把识别准确率从 0.807 推到了 0.925;过程中自动挖掘出的新放电 波形也直接进了固件波形库。“模型会自己变强”这件事,开始成立了。

无人值守夜跑。 给优化回路补上逐轮评分、评估手段记录和监督进程后,它开始 整夜自己跑:采集、评估、入库一个个闭环接着转,一夜连跑十余轮,单轮综合分从 68.6 爬到 72 分上下。白天人定方案,晚上机器自己变强——这就是我想要的节奏。

优化回路 v4。 又一轮升级:引入配对评估指标和可信信号状态机,让每轮迭代 只用被验证过的信号说话;再加上文献自动投喂和评分目录,回路开始”查资料—改进—验证” 一条龙。第二轮夜跑跑满 35 轮,综合分稳定在 72 分上下,单轮最好冲到 77。

昼夜连续优化。 评估机制还在继续长:纹理 LBP、幅相相关两个新指标先后 入库,都注明了文献出处。中途出过一次状况——板子闲置太久导致固件镜像过期、分数 一度大跌——回路自己定位到原因并强制重烧,几轮就恢复到 72 分上下。到今天累计 已跑一百四十多轮,这套回路越来越让人放心。

文献闭环 v5。 回路升级到第五代:把 41 篇文献批量提取成结构化目录, 直接接入评分体系——“读论文”也成了自动化的一环。累计已跑到 250 多轮,第四轮 夜跑正在进行,偶发的单轮异常下一轮就会自动纠正。它已经不只是一段代码,更像一个 会自己查资料、自己验证、自己修正的小型研究流程。

现在:高斯相位摆放。 在 FPGA 端把模拟源的相位摆放改成高斯分位式:PRPD 图谱上的离散尖峰变成平滑的正态簇,更接近真实放电的统计形态。就是这一处改动, 让综合分从 72 分的平台直接跃升到 76~78 区间,单轮最好 77.8。累计 350 轮, 夜跑还在继续——下一步看它自己还能爬多高。

接下来:二期真实采集。 画一块 4 通道扩展板,用国产高速 ADC 做真实模拟前端,数据改走 千兆以太网上送,通道数和持续采集能力都会上一个台阶。

界面一瞥

上位机界面:四通道波形与 PRPD 图谱
上位机实拍:四通道波形 + PRPD 图谱,右侧调试面板实时显示心跳、丢包与采样率。
实板采集的 PRPD 散点图
实板采到的 PRPD 散点图:放电脉冲集中在特定相位区间——这种分布就是后续 AI 识别要抓的"指纹"。

上位机与 AI 识别

上位机除了波形显示与参数配置,已接入在线 AI 识别与报警:对局放波形 / 图谱做放电类型 识别与缺陷分类,替代人工看谱判读。识别模型由独立训练台产出,当前以合成波形训练为主, 实板数据迭代进行中。

当前阶段